應(yīng)用高密度pld器件開發(fā)軟件平臺進行邏輯設(shè)計時，其軟件編程中的邏輯設(shè)計輸入可以采用hdl語言描述輸入，原理圖描述輸入，狀態(tài)圖描述輸入，波形圖描述輸入，以及混合描述輸入法。
例：試在isp synario開發(fā)環(huán)境下，用isplsi1016設(shè)計一個具有異步清零、同步保持的8421碼計數(shù)的1000進制加法計數(shù)器。
解：根據(jù)要求，畫出1000進制計數(shù)器的頂層電路原理圖，1000進制由底層的三個十進制計數(shù)器組成。十進制計數(shù)器用abel—hdl語言描述。設(shè)clk→時鐘輸入，clr→異步清零輸入，c_h→計數(shù)/保持輸入。q3、q2、q1、q0 →計數(shù)器的輸出信號。
十進制計數(shù)器abel—hdl語言描述：
為檢查輸入語句是否正確，編寫測試矢量進行語法檢查，邏輯化簡，邏輯編譯等操作。
測試矢量abel語言如下：
最后經(jīng)仿真軟件后的波形如圖：
正確后經(jīng)器件管腳鎖定，將設(shè)地輸入下載至isplsi1016中。